DIALOG(R)File 352:Derwent WPI

(c) 2002 Derwent Info Ltd. All rts. reserv.

009153377

Image available

WPI Acc No: 1992-280818/199234

XRPX Acc No: N92-214867

Semiconductor on insulator structured board - efficiently radiates heat

from board through good heat-transfer insulation layer to prevent

degrading of transistor characteristics by increased temp.

Patent Assignee: MATSUSHITA ELEC IND CO LTD (MATU)

Number of Countries: 001 Number of Patents: 002

Patent Family:

Patent No

Kind Date Applicat No

Kind Date

Week

JP 4192466

Α

19920710 JP 90324634

Α 19901126 199234 B

JP 3071818

· B2 20000731 JP 90324634

19901126

200041

Priority Applications (No Type Date): JP 90324634 A 19901126

Patent Details:

Patent No Kind Lan Pg

Main IPC

5 H01L-027/12

JP 4192466 JP 3071818 Α B2

5 H01L-027/12 Previous Publ. patent JP 4192466

Title Terms: SEMICONDUCTOR; INSULATE; STRUCTURE; BOARD; EFFICIENCY; RADIATE; HEAT; BOARD; THROUGH; HEAT; TRANSFER; INSULATE; LAYER;

Filing Notes

PREVENT; DEGRADE; TRANSISTOR; CHARACTERISTIC; INCREASE; TEMPERATURE

Index Terms/Additional Words: SOI

Derwent Class: U11

International Patent Class (Main): H01L-027/12

International Patent Class (Additional): H01L-021/265; H01L-021/316;

H01L-021/318; H01L-021/76; H01L-021/762

File Segment: EPI

DIALOG(R)File 347:JAPIO

(c) 2002 JPO & JAPIO. All rts. reserv.

03827366 **Image available**

SEMICONDUCTOR SUBSTRATE AND MANUFACTURE THEREOF

PUB. NO.:

04-192466 [JP 4192466 A]

PUBLISHED:

July 10, 1992 (19920710)

INVENTOR(s): MIZUNO BUNJI

SHIMIZU NORITOMO

APPLICANT(s): MATSUSHITA ELECTRIC IND CO LTD [000582] (A Japanese Company

or Corporation), JP (Japan)

APPL. NO.:

02-324634 [JP 90324634]

FILED:

November 26, 1990 (19901126)

INTL CLASS:

[5] H01L-027/12; H01L-021/316; H01L-021/318; H01L-021/76

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD:R100 (ELECTRONIC MATERIALS -- Ion Implantation)

JOURNAL:

Section: E, Section No. 1283, Vol. 16, No. 513, Pg. 144.

October 22, 1992 (19921022)

ABSTRACT

PURPOSE: To obtain a semiconductor substrate capable of maintaining a semiconductor device high performance by providing an insulator layer made of excellent thermal conductive and high electric resistive insulators formed on the substrate, and a thin semiconductor film formed on the laver. CONSTITUTION: A semiconductor substrate X has a semiconductor base 1, an insulator laver 2 formed of excellent thermal conductive and high electric resistive insulators formed on the base 1, and a thin semiconductor film 3 formed on the layer 2. When a field effect transistor is formed on the film 3 of the substrate X composed in this manner and this field-effect transistor is driven, heat generated in an active region under the gate electrode of the transistor is efficiently dissipated in a direction of the the layer 2. Thus, deterioration of the transistor base characteristics due to its temperature rise can be prevented, and a semiconductor device can maintain high performance.

⑲ 日本国特許庁(JP)

⑩特許出願公開

平4-192466 ◎ 公開特許公報(A)

Sint Cl. 3

識別記号

厅内整理番号

❸公開 平成4年(1992)7月10日

H 01 L 27/12 21/316 21/318

EXBD 7514-4M 8518-4M 8518-4M 9169-4M

審査請求 未請求 請求項の数 3 (全5頁)

公発明の名称

半導体基板およびその製造方法

②特 頭 平2-324634

岔出 頭 平2(1990)11月26日

個発 明 者 水

文

大阪府門真市大字門真1006番地 松下電器產業株式会社内

@発 明 者

木

野

紐 智 大阪府門真市大字門真1006番地 松下電器產業株式会社内

の出 醇 人 松下電器産業株式会社

大阪府門真市大字門真1006番地

MHt. 理 人

弁理士 宮井 暎夫

玥

1. 発明の名称

半導体器板およびその製造方法

2 特許請求の範囲

- (1) 半導体基体と、この半導体基体上に形成し た良熱伝導性および高電気抵抗性の絶縁物からな る絶縁物層と、この絶縁物層上に形成した半導体 薄膜とを備えた半導体基板。
- (2) 半導体基体の表面に、絶縁物形成用イオン を照射することにより、前紀半導体基板中に良熱 伝導性および高電気抵抗性の絶縁物層を形成する とともに前記絶縁物層上に前記半導体業板の一部 からなる半導体薄膜を残存させることを特徴とす る半導体基板の製造方法。
- (3) 固体基体の表面に化学気相成長注またはス パッタ法により良熱伝導性および落電気抵抗性の 絶縁物からなる絶縁物層を形成し、この絶縁物層 上に半導体薄膜を形成することを特徴とする半導 体蓄板の製造方法。

3. 発明の詳細な説明

(産業上の利用分野)

この発明は、特にSOI(Semiconductor On I asulator) 構造の半導体基板およびその製造方法 に関するものである。

〔従来の技術〕

従来のSOI (Semiconductor On Insulator) 構造の半導体基板を第4図回。間に基づいて説明

* 第 4 図(a)。(b)は従来の半導体基板の構成を説明 するための断面図である。

第4図(a)に示すように、従来の半導体基板Yは、 半導体基体 5 上に、例えば室化シリコン層 (SIN 層、Si, N。層)または酸化シリコン層 (SiO. 層) 事からなる電気的に絶縁性の高い絶縁物層 δ が形成され、この絶縁物層 6 上に半導体意識でが 形成されたものであり、一般的にSGI(Semico nductor On Insulator) 構造の半導体基板と呼ば れている。

なお、半導体基体5がシリコン単結器(Si) からなる場合には、絶縁物層もおよびこの絶縁物 層 6上に形成した半導体薄膜では、主に単結晶の 形で被着される。

そして、このような半導体差板Yを用いて、第4回的に示すように、半導体薄膜7上にゲート酸化膜8およびゲート電塩9が形成され、また半導体薄膜7中に不動物をイオン注入することによりドレイン10およびソース11が形成される。これにより、電界効果型トランジスタ等に代表される半導体装置が形成される。

近年、このようなSO!(Semiconductor On! nsulator)構造の半導体基板Yを有した電界効果型トランジスタ等に代表される半導体装置において、半導体基板Yの表面部分となる半導体環膜7には、展厚 0.1(μm)以下の極めて薄いものが用いられている。これにより、ゲート電極 9 の下部の活性領域全域を空乏化することにより、駆動力等の性能を飛躍的に向上させた電界効果型トランジスタを得ている。

[発明が解決しようとする課題]

しかしながら、このように駆動力の高い電界効

hire〉構造の半導体蒸板は除く。

この発明の目的は、上記問題点に鑑み、半導体 装置の駆動時に発生する熱を効率良く発散するこ とにより半導体装置を高性能に維持することので きる半導体基板およびその製造方法を提供するこ とである。

(課題を解決するための手段)

調求項(I)記載の半導体基板は、半導体基体と、この半導体基体上に形成した良熱伝導性および高電気抵抗性の絶疑物からなる絶縁物層と、この絶 動物層上に形成した半導体薄膜とを含えたものである。

請求項②記載の半導体基板の製造方法は、半導体基体の表面に、絶縁物形成用イオンを照射することにより、半導体基框中に良勢伝導性および高電気抵抗性の絶撃物層を形成するとともに絶縁物層上に半導体基板の一部からなる半導体運展を投行させることを特徴とする。

請求項(3)記載の半導体基板の製造方法は、固体 基体の差面に化学気相成長法またはスパッタ法に 果窓トランジスタは、ゲード電価3の下部のソース11およびドレイン10間のチャネル領域すなわら活性領域に大電流が流れることにより、キャリアと電子、格子が衝突して多くのフォノンを励起し、これにより発熱し素子全体が高温になる。高温になれば、フォノンによるキャリアの教託が増大し、キャリアの移動度が低下することにより、電界効果型トランジスタの駆動力等の性能が低下する。このようなトランジスタ特性の劣化を防止するには、駆動時に素子に発生する熱を効率良く発散させることが必要となる。

ところが、従来のSOI捜査の半導体基板Yを有した電界効果型トランジスタ専に代表される半導体装置は、トランジスタの周囲が熱伝導度の低い絶縁物(例えば酸化シリコン層等)に囲まれているため、駆動時に発生した熱は良好に発散されず、ゲート電振りの下部の活性領域が非常に高温になるという問題があった。なお、SOI捜査の半導体基板のうち、サファイア上にシリコンをエピタキシャル成長させたSOS(Silicon-On-Sapp

より良熱伝導性および高電気抵抗性の絶縁物から なる絶縁物暦を形成し、この絶縁物層上に半導体 薄膜を形成する。

(作用)

この発明の構成によれば、半導体基体と、この 半導体基体上に形成した長熱伝導性および高電気 低抗性の絶縁物からなる絶縁物層と、この絶縁物 層上に形成した半導体薄膜とを考えることにより、 半導体基板に発生した熱を長熱伝導性の絶縁物層 から半導体基体方向に効率良く発散させることが できる。

(突進併)

この発明の一実施例を第1回ないし第3回に基づいて説明する。

第1回はこの発明の一実施例の半導体基板の機 成を示す断面図である。

男!図に示すように、半導体素板Xは半導体素体1と、この半導体基体1上に形成した良熱伝導性および高電気抵抗性の絶縁物からなる絶縁物層2と、この絶縁物層2上に形成した半導体複膜3

とを構えたものである。

絶縁物層 2 を構成する絶縁物は、窒化アルミニウムまたは窒化アルミニウムとシリコンとの復合体であり、半導体薄膜 3 は、シリコン単結晶またはシリコン多結晶である。

このように構成した半導体基板 X の半導体 運展 3 に従来と同様の電界効果型トランジスタ (図示せず)を形成し、この電界効果型トランジスタを 配動した場合、トランジスタを構成するゲート電 低の下部の活性環境で発生した熱は、絶縁物層 2 から半導体基体 1 方向に効率良く発散する。した がって、トランジスタの周辺付近の温度は上昇す ることなく、温度上昇によるトランジスタ特性の 劣化を防止することができる。

第2図(a)~(c)はこの発明の第1の実施例の半導体基板の製造方法を説明するための断面図である。

第2図(A)に示すSi(シリコン)等の半導体基件 I に、第2図(A)に示すように、絶縁物形成用イオン4となるアルミニウム(A.4)イオンおよび 受滅(N)イオンを照射することにより、半導体 基体 1 中に絶縁物層 2 を形成するとともに絶縁物層 2 上に半導体基体 1 の一部からなる半導体薄膜3 を残存させる(第 2 図(c) 参照)。

絶縁物層 2 はアルミニウム (A 2). 度素(N). シリコン (S i) からなる返品またはアモルファ スからなり、良熱伝導性および高電気抵抗性の特性を有する。

絶縁物形成用イオン4の照射量は、半導体基体 1中に注入できる充分な量であり、例えば L×10¹⁷ (/cm²) ~ L×10¹¹ (/cm²) である。また 半導体薄膜3の膜厚は、絶縁物形成用イオン4の 加速エネルギーの設定値により制御することができる。

また、半導体基体1に対する温度条件は、室温。 低温または高温状態である。また、この半導体基 体1に電気炉等の設備により無処理を追加しても ない。

このように形成した半導体基板 X の表面の半導体環膜 3 に、電界効果型トランジスタ等に代表される半導体装置(図示せず)を形成する。

第3図(a)~(b)はこの発明の第2の実施例の半導体基板の要走方法を説明するための断面図である。

第3図(4)に示す固体基体 1 上に、第3図(4)に示すように、CVD法(化学気相成長法)等により変化アルミニウム(A&N)を堆積することにより、絶難物層 2 を形成する。

この変化アルミニウムからなく絶縁物層 2 ' は 皮熱伝導性および高電気抵抗性の特性を存する。

その後、この壁化アルミニウム(A 2 N)からなる絶縁物層 2 「上にCVD 法またはスパッタ法により半導体薄膜となるSi(シリコン)の薄膜(図示せず)を形成し、第 2 図(C)と関係の構造の半導体基板を得る。このような半導体基板に電界効果型トランジスタ等に代表される半導体装置(図示せず)を形成する。

なお、第2の実施例の半導体基板は、この半導体基板上に形成するべき半導体装置が単結晶薄膜を必要としない場合に用いられる。

(発明の効果)

この発明の半導体基値およびその要遣方法によ

れば、半導体番板を半導体基体と、この半導体基体上に形成した良無伝導性および高電気抵抗性の 絶縁物からなる絶縁物層と、この絶縁物層上に形成した半導体障膜とから機成することによりを 原は、半導体を関連した無を良無伝導性の絶縁物層が ら半導体基体方向に効率良く発散させることを きる。その結果、この半導体基板を用いてン ジスタ等を形成した半導体装置は、トランジスタ を駆動させても、トランジスタ層辺の温度がよるトランジスタ特性の劣化を防ぐことができる。

4. 反前の無単な説明

第1図はこの発明の一実施例の半導体基板の構成を示す新面図、第2図(4)~(c)はこの発明の第1の実施例の半導体基板の製造方法を説明するための新面図、第3図(4)~(b)はこの発明の第2の実施例の半導体基板の製造方法を説明するための新面図、第4図(4)、(d)は従来の半導体基板の構成を説明するための新面図である。

1, …学率体器体、1、… 菌体基体、2, 2、

特開平4-192466(4)

…絶縁物層、3 …半導体薄膜、4 …絶縁物形成用 イオン











